SIGNAL：輸入 / 輸出端的信號協(xié)議

SIGNAL 將為輸入端或輸出端預(yù)定義的信號變量與一個(gè)名稱相關(guān)聯(lián)。

為了可以對模擬輸入端或輸出端進(jìn)行響應(yīng)，需要這樣的關(guān)聯(lián)，即 SIGNAL 協(xié)議。一個(gè)輸入端或輸出端允許在多個(gè) SIGNAL 協(xié)議中出現(xiàn)。

用戶可以在下面的文件中對信號進(jìn)行協(xié)議：

在 DAT 文件的段落 EXTERNAL DECLARATIONS 中

在 SRC 文件的聲明部分中

在 $CONFIG.DAT 的段落 USER GLOBALS 中

還有在系統(tǒng)中已預(yù)定義的 SIGANL 協(xié)議。它們可在目錄 KRC:\STEU\MADA 的文件 $machine.DAT 中找到。在 $machine.DAT 中可以通過關(guān)鍵詞 FALSE 停用這些協(xié)議。

輸入或輸出端的信號名稱協(xié)議：

SIGNAL 信號變量的信號名稱
關(guān)停預(yù)定義的 SIGNAL 協(xié)議：
SIGNAL 系統(tǒng)信號名稱 FALSE

給輸出端 $OUT[7] 分配名稱 START_PROCESS。設(shè)定輸出端 $OUT[7]。

在名稱 OUTWORT 下，將輸出端 $OUT[1] 至 $OUT[8] 匯總為一個(gè)數(shù)字輸出端。設(shè)定輸出端 $OUT[3]、$OUT[4]、$OUT[5] 。
SIGNAL OUTWORT $OUT[1] TO $OUT[8]
OUTWORT = 'B00011100'

decl signal gsin $in[1] to $in[8];聲明定義組輸入信號gsin（包含$in[1] to $in[8]）
if gsin='b00000011‘ then；條件判斷輸入信號$in[1]和$in[2]同時(shí)為TRUE，（也就是$in[1]和$in[2]同時(shí)為1）。
ptp xp1；條件滿足運(yùn)行P1點(diǎn)。
endif；條件判斷結(jié)束。

文章來源網(wǎng)絡(luò)，如有侵權(quán)請聯(lián)系刪除